Trabalho de Conclusão de Curso
Documento
Autoria
Unidade da USP
Data de Apresentação
Orientador
Banca
Luppe, Maximiliam
Bonato, Vanderlei
Título em Português
Proposta de arquitetura de um sistema em um chip (Soc) para fins educacionais.
Palavras-chave em Português
Sistema de um chip
SoC
FPGA
HDL
Nexys 3
Cicuitos FPGA
Engenharia de computação
Resumo em Português
A utilização de chips complexos compostos por diversos processadores e periféricos em uma
mesma pastilha se tornou realidade em projetos atuais de dispositivos eletrônicos devido
ao baixo custo de processos de fabricação e disponibilidades de ferramentas de projeto.
Neste contexto, a formação de um engenheiro capacitado ao desenvolvimento dessas
novas tecnologias perpassa pela assimilação, e aplicação de conceitos fundamentais na
teoria de sistemas digitais. Dentre eles: arquitetura de computadores e seu fluxo de dados,
aplicação de máquinas de estados, arquiteturas de comunicação em chip, análise de tempo
em circuitos digitais e utilização de linguagens de descrição de hardware (HDL). Neste
contexto, este trabalho apresenta os fundamentos de desenvolvimento de um sistema em
chip (SoC) simples de propósito educacional que possa ser implementado em um semestre
letivo, que seja de baixo custo, e que o projeto contemple a concepção de uma arquitetura
de hardware e de desenvolvimento de um software a ser executado pelo microcontrolador. A
fim de tornar o processo o mais didático possível, este trabalho aborda o desenvolvimento
completo de um módulo UART em Verilog HDL, seguido de sua integração utilizando
uma arquitetura de barramento simples customizada que permita a integração do módulo
UART criado, com o microcontrolador Xilinx Picoblaze KCPSM6 e interface de memória
compatível com o chip de memória 16Mbyte CelullarRAM 1.5 MT45W8MW16BGX. Em
seguida apresenta-se o desenvolvimento de um Firmware que utiliza todos os módulos
implementados com a finalidade de verificar seu correto funcionamento. Ao fim, o projeto é
portado para uma FPGA modelo Spartan 6 contido na placa de desenvolvimento Digilent
Nexys 3.
Palavras-chave em Inglês
System on chip
SoC
FPGA
Verilog
Nexys 3
Resumo em Inglês
Use of complex chips with several cores and peripherals on a same die has become a trend on
current electronic devices, due to low cost of fabrication processes and availability of CAD
tools. So, current projects have demanded high qualified engineers with fully understanding
of a set of fundamental topics on digital design. Including, computer architecture and
its data flow, state machine applications, on-chip communication architectures, time
analysis and hardware description languages. In this context, this work presents the design
fundamentals of a low cost system-on-chip (SoC) to educational purpose, that can be
implemented in one semester. The project includes a hardware architecture design and
firmware design. Including, the fully implementation of a custom UART module using
Verilog HDL, followed by description of how to interface the UART module developed
and a memory interface compatible with the chip CelullarRAM 1.5 MT45W8MW16BGX
16Mbytes to the microcontroller Xilinx Picoblaze KCPSM6 on a shared bus environment.
Next, we present a firmware implementation able to use all modules implemented, aiming
to verify if the devices are working properly. At the end of the project, we describe how to
implement the design on the board Digilent Nexys 3.
Arquivos
AVISO - A consulta a este documento fica condicionada na aceitação das seguintes condições de uso:
Este trabalho é somente para uso privado de atividades de pesquisa e ensino. Não é autorizada sua reprodução para quaisquer fins lucrativos. Esta reserva de direitos abrange todos os dados do documento bem como seu conteúdo. Na utilização ou citação de partes do documento é obrigatório mencionar nome(s) do(s) autor(es) do trabalho.
Data de Publicação
2014-08-25
Número de visitas
1367
Número de downloads
1594