A estimação da frequência em sistemas elétricos de potência usando uma filtragem...

Este trabalho de conclusão de curso apresenta um método de estimação da frequência em Sistemas Elétricos de Potência (SEP) usando uma filtragem adaptativa baseada no método dos mínimos quadrados - MMQ (LMS - Least Mean Square). Pela lógica estudada, as amostras digitalizadas das tensões trifásicas do sistema elétrico em análise foram submetidas a transformada __, resultando em um sinal na forma complexa. Em seguida, este sinal foi direcionado ao filtro adaptativo baseado no MMQ que permitiu o rastreamento do sinal de entrada e, consequentemente, a estimativa do valor da frequência. O desenvolvimento do trabalho consistiu no entendimento e aprimoramento do algoritmo responsável por esta tarefa. Tal algoritmo foi compilado em linguagem de programação C e, posteriormente, convertido para a linguagem VHDL (VHSIC Hardware Description Language). Justifica-se a implementação do algoritmo em VHDL no sentido de viabilizar a sua aplicação on-line em um SEP dispondo da tecnologia Field Programmable Gate Array (FPGA). Resultados satisfatórios foram encontrados pela aplicação desenvolvida, os quais serão reportados e comentados neste documento

Palavras-chave em Inglês

Frequency estimation
Adaptive filter
Power system
Least mean square
VHDL
FPGA

Resumo em Inglês

This course conclusion report presents a method of frequency estimation in power systems using adaptive filtering based on Least Mean Square (LMS). By the logic studied, the power system’s digitalized samples of the tree-phase voltages in analysis were submitted to __-transform, resulting in a complex form signal. Then, this signal was directed to the adaptive filter based on LMS which allowed the tracking of the input signal and, consequently, the estimative of the frequency value. This work’s development consisted in understanding and improvement of the algorithm responsible for this task. Such algorithm was compiled in C programming language and, after that, converted to VHSIC Hardware Description Language (VHDL). The implementation of the algorithm in VHDL is justified in order to enable its on-line application in a Power System disposing of the Field Programmable Gate Array (FPGA) technology. Satisfactory results were found by the developed application, which will be reported and commented further in this report

Arquivos

AVISO - A consulta a este documento fica condicionada na aceitação das seguintes condições de uso:
Este trabalho é somente para uso privado de atividades de pesquisa e ensino. Não é autorizada sua reprodução para quaisquer fins lucrativos. Esta reserva de direitos abrange todos os dados do documento bem como seu conteúdo. Na utilização ou citação de partes do documento é obrigatório mencionar nome(s) do(s) autor(es) do trabalho.

Rocha_Rariman_Lara_Silva_da.pdf (1.14 Mbytes)

Data de Publicação

2011-11-18

Número de visitas

1165

Número de downloads

2484